## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-203688

(43)Date of publication of application: 09.08.1996

(51)Int.Cl.

H05B 41/32

(21)Application number : 07-012498

(71)Applicant: MINOLTA CO LTD

(22)Date of filing:

30.01.1995

(72)Inventor: YAMAGUCHI TAKEHISA

YOKOTA SATOSHI IIJIMA YASUSHI

## (54) FLASH CHARGING CIRCUIT


(57)Abstract:

PURPOSE: To prevent the drop of a battery voltage

while shortening the charging time.

CONSTITUTION: A switch element such as FET 12 or 14 is provided on the primary coil side circuit C1 of a booster transformer 10, and a secondary current is induced in the secondary coil side circuit C2 by its ON/OFF to charge a main capacitor 20. When a battery voltage Vp is low, a CPU 26 sets the ON- time of the switch element shorter than in the case of a high battery voltage Vp, whereby the sudden drop of the battery voltage Vp is prevented. When the charging voltage Vc of the main capacitor 20 is high even with a low battery voltage Vp, the ON-time of the switching element is set longer than in the case of a low charging voltage Vc to shorten the charging time.

## BEST AVAILABLE COPY



#### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

### 特開平8-203688

(43)公開日 平成8年(1996)8月9日

(51) Int.Cl.6

庁内整理番号 識別記号

FΙ

技術表示箇所

H05B 41/32

7361-3K

審査請求 未請求 請求項の数2 OL (全 6 頁)

(21)出顯番号

特願平7-12498

(22)出願日

平成7年(1995)1月30日

(71)出願人 000006079

ミノルタ株式会社

大阪府大阪市中央区安土町二丁目3番13号

大阪国際ビル

(72)発明者 山口 武久

大阪市中央区安土町二丁目3番13号 大阪

国際ピル ミノルタ株式会社内

横田 聡 (72)発明者

大阪市中央区安土町二丁目3番13号 大阪

国際ピル ミノルタ株式会社内

(72)発明者 飯島 康司

大阪市中央区安土町二丁目3番13号 大阪

国際ビル ミノルタ株式会社内


(74)代理人 弁理士 小谷 悦司 (外3名)

#### フラッシュ充電回路 (54) 【発明の名称】

#### (57)【要約】

【目的】 充電時間の短縮を図りながら電池電圧の落ち 込みを防ぐ。

【構成】 昇圧トランス10の一次コイル側回路C1に FET12, 14等のスイッチ素子を設け、そのオンオ フにより二次コイル側回路C2に二次電流を誘起し、メ インコンデンサ20に充電する。СРU26は、電池電 圧Vpが低い場合には電池電圧Vpが高い場合よりも上 記スイッチ素子のオン時間を短くし、これにより電池電 EVpの急激な落ち込みを防ぐ。また、電池電圧Vpが 低くても、メインコンデンサ20の充電電圧Vcが高い 場合には、充電電圧Vcが低い場合よりも上記スイッチ 素子のオン時間を長くして充電時間を短縮する。



#### 【特許請求の範囲】

【請求項1】 フラッシュ発光用のメインコンデンサを 充電するフラッシュ充電回路において、電池により一次 コイルに入力された電圧を昇圧して二次コイルに出力す る昇圧トランスと、上記一次コイル側の回路に設けら れ、入力電圧をオンオフするスイッチ素子と、このスイ ッチ素子を周期的にオンオフ駆動することにより上記昇 圧トランスに昇圧動作を行わせる昇圧制御手段と、上記 二次コイル側の回路に設けられ、上記二次コイルを流れ る電流を整流して上記メインコンデンサに供給する整流 10 手段とを備えるとともに、電池電圧が予め設定された一 定値未満の場合には電池電圧が上記一定値以上の場合よ りも上記スイッチ素子のオン時間を短くするように上記 昇圧制御手段を構成したことを特徴とするフラッシュ充 電回路。

1

【請求項2】 請求項1記載のフラッシュ充電回路にお いて、上記電池電圧が上記一定値未満の場合であっても 上記メインコンデンサの充電電圧が所定値以上の場合に は充電電圧が所定値未満の場合よりも上記スイッチ素子 のオン時間を長くするように上記昇圧制御手段を構成し たことを特徴とするフラッシュ充電回路。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、例えばカメラに用いら れる電子閃光装置(以下、フラッシュという)の充電回 路に関するものである。

#### [0002]

【従来の技術】図7は、従来のフラッシュ充電回路の一 例を示したものである。この回路は、昇圧トランス10 0、電源電池101、フラッシュ発光用のメインコンデ 30 ンサ102、FET (Field Effect Transistor) 10 3、及びダイオード104を備えている。上記FET1 03のゲートGには、駆動制御回路105から一定周波 数のパルス信号が入力され、これによりFET103が 周期的にオン・オフすることにより、昇圧トランス10 0の一次コイルL1への一次電圧E1の印加も周期的に オンオフされ、二次コイルL2に交流二次電圧Vfが誘 起されるようになっている。

【0003】この二次電圧Vfにより出力される交流二 次電流 I 2 は、上記ダイオード I 0 4 により整流されて メインコンデンサ102に供給され、これによりメイン コンデンサ102が間欠的に充電される。そして、この メインコンデンサ102の充電電圧Vhが所定レベルに 達した時点で、上記駆動制御回路105による上記パル ス信号の出力が停止され、充電動作が終了する。

#### [0004]

【発明が解決しようとする課題】上記充電回路におい て、電池が消耗してその電圧が比較的低くなった状態で は、急激な昇圧動作を行うと電池電圧が急激に落ち込 み、カメラにおける他の回路への電源供給に支障が生ず 50

るおそれがある。このような電池電圧降下を防ぐには、 FET103のオン時間を短く設定する(すなわち駆動 制御回路105からFET103へ出力されるデューテ ィ比を小さく設定する)ことが考えられるが、このよう な設定では常に充電時間が長くなり、素早い充電が全く 不可能になる。

【0005】なお、特公平5-22891号公報では、 マイコン電圧や電池電圧が低い場合に昇圧回路を断続的 に作動させ、断続充電を行うようにしたものが示されて いるが、この回路でも、電池電圧が最も降下しやすい充 電開始時での電池電圧の落ち込みを効果的に防ぐことは 困難である。

【0006】本発明は、このような事情に鑑み、充電時 間の短縮を図りながら電池電圧の落ち込みを未然に防止 できるフラッシュ充電回路を提供することを目的とす る。

#### [0007]

20

【課題を解決するための手段】本発明は、フラッシュ発 光用のメインコンデンサを充電するフラッシュ充電回路 において、電池により一次コイルに入力された電圧を昇 圧して二次コイルに出力する昇圧トランスと、上記一次 コイル側の回路に設けられ、入力電圧をオンオフするス イッチ素子と、このスイッチ素子を周期的にオンオフ駆 動することにより上記昇圧トランスに昇圧動作を行わせ る昇圧制御手段と、上記二次コイル側の回路に設けら れ、上記二次コイルを流れる電流を整流して上記メイン コンデンサに供給する整流手段とを備えるとともに、電 池電圧が予め設定された一定値未満の場合には電池電圧 が上記一定値以上の場合よりも上記スイッチ素子のオン 時間を短くするように上記昇圧制御手段を構成したもの である(請求項1)。

【0008】ここで、上記電池電圧が上記一定値未満の 場合であっても、上記メインコンデンサの充電電圧が所 定値以上の場合には、充電電圧が所定値未満の場合より も上記スイッチ素子のオン時間を長くするように上記昇 圧制御手段を構成するのが、より好ましい(請求項 2)。この場合、電池電圧が一定値未満で上記メインコ ンデンサの充電電圧が所定値以上の時のスイッチ素子の オン時間は、電池電圧が一定値以上の時のスイッチ素子 40 のオン時間と同等であってもよいし、異なっていてもよ

#### [0009]

【作用】請求項1記載の回路では、昇圧制御手段による スイッチ素子のオン・オフ駆動により、昇圧トランスに 印加される電池電圧が所定周期で断続され、これにより 二次コイルに電池電圧よりも大きい電圧値を有する交流 電圧が誘起される。この交流電圧により発生する電流 は、整流手段により整流されてメインコンデンサに供給 され、充電が行われる。

【0010】ここで、上記電池電圧が一定値未満の場

10

3

合、すなわち電池電圧の落ち込みが生じやすい場合に は、上記スイッチ素子のオン時間が短く設定され、充電 速度が抑制されることにより、電池電圧の落ち込みが未 然に防がれる。一方、電池電圧が一定値以上の場合、す なわち電池電圧の落ち込みが生じにくい場合には、上記 スイッチ素子のオン時間が長く設定されることにより、 充電時間が短縮される。

【0011】さらに、請求項2記載の回路によれば、電 池電圧が一定値未満の場合であっても、充電電圧が既に 所定値以上に達している場合、すなわち充電負荷が軽く て電池電圧の落ち込みが生じにくい場合には、上記スイ ッチ素子のオン時間が長く設定されることにより、さら に充電時間が短縮される。

#### [0012]

【実施例】本発明の第1実施例を図1~図4に基づいて 説明する。

【0013】図1に示すフラッシュ充電回路は、昇圧ト ランス 1 0 を備え、その一次コイル L 1 の両端には一次 コイル側回路 C 1 が、二次コイル L 2 の両端には二次コ イル側回路 C 2 がそれぞれ接続されている。上記一次コ イル側回路C1の途中には、MOS型FETからなる2 つのスイッチ素子12,14が設けられ、両スイッチ素 子12,14同士の間がアースされている。また、図略 の電池により上記一次コイルL1へ電圧(電池電圧)V pが印加されるようになっている。

【0014】なお、上記電池として、例えばカメラでは 同カメラのメイン電源用の電池を利用すればよく、スイ ッチ素子12,14としては、上記MOS型FETの 他、接合型FETやシリコントランジスタといった種々 の半導体スイッチ素子等を代用してもよい。

【0015】上記二次コイル側回路 C2の途中には、全 波整流手段として、例えば4個のダイオードD1~D4 からなるダイオードブリッジ回路16が設けられ、この ダイオードブリッジ回路16の出力端とアースとの間 に、ダイオード18及びフラッシュ充電用のメインコン デンサ20が設けられている。

【0016】上記電池電圧Vp、及びメインコンデンサ 20による充電電圧Vcは、それぞれA/Dコンバータ 22, 24を介してCPU(昇圧制御手段) 26に入力 されるようになっている。このCPU26は、FET1 2,14の各ゲートG1,G2に適宜パルス信号を入力 することによりFET12、14をオンオフ駆動すると ともに、上記各電圧Vp,Vcに応じて次のような制御 を行うように構成されている。

- a) 電池電圧 V p が予め設定された一定値 V po未満であ り、かつ、充電電圧Vcが所定値Vco未満である場合: FET12のゲートG1にのみパルス信号を出力してF ET12のみをオンオフ駆動する、いわゆるシングル制 御を行う。
- b) 電池電圧 V p が上記一定値 V po以上である場合、も 50 間にのみ二次コイル L 2 に二次電圧が誘起され、メイン

しくは充電電圧V c が上記所定値Vco以上である場合: 両FET12, 14のゲートG1, G2に対し、図2に 示すように相互位相を逆にして(すなわち一方の信号が オンの時に他方の信号をオフにしながら)パルス信号を 出力し、FET12,14をオンオフ駆動する、いわゆ るプッシュプル制御を行う。次に、この回路の作用を説 明する。

【0017】フラッシュ充電の指令が入力された時点 で、電池の消耗が少なくて電池電圧Vpが一定値Vpo以 上である場合には、СРU26は、デューティ比50% で一定設定周波数のパルス列信号を生成し、相互位相を 反転してFET12,14の各ゲートG1,G2に出力 する。これにより、FET12,14は交互にオン・オ フ駆動される。

【0018】すなわち、FET12がオンの期間では、 FET14がオフとされるので、この期間では一次コイ ルL1からFET12に向かう方向に一次電流 i , が流 れる。このため、二次コイルL2には同コイルL2から ダイオードD1,D2同士の接続点へ二次電流 🗔 を流 す向きの二次電圧が誘起され、上記二次電流IIはダイ オードブリッジ回路16で全波整流されてからメインコ ンデンサ20に入力される。

【0019】一方、FET12がオフの期間では、FE T14がオンとされるので、この期間では一次コイルL 1 からFET14に向かう方向に一次電流 i ₂ が流れ る。このため、二次コイルL2には同コイルL2からダ イオードD3,D4同士の接続点へ二次電流 I₂を流す 向きの二次電圧が誘起され、上記二次電流 I2 はダイオ ードブリッジ回路16で全波整流されてからメインコン デンサ20に入力される。

【0020】従って、FET12, 14が交互にオン・ オフ駆動されることにより、二次コイルL2の両端に正 負の二次電圧が交互に誘起され、この二次電圧により発 生する二次電流 I 1 , I 2 はダイオードブリッジ回路 1 6 により全波整流されて連続的にメインコンデンサ20に 供給される。これら二次電流  $I_1$ ,  $I_2$  の連続供給により メインコンデンサ20に電荷が蓄積され、その充電電圧 Vcが素早く増加する。そして、この充電電圧Vcが所 定の最終電圧に達した時点で、CPU26は、充電が完 了したと判断してパルス信号の出力を停止し、充電動作 を終了する。

【0021】これに対し、上記フラッシュ充電指令の入 力時点でかなり電池が消耗されており、電池電圧 V p が 一定値Vpo未満である場合には、CPU26は、デュー ティ比50%で一定設定周波数のパルス列信号をFET 12のゲートG1にのみ出力する。これにより、FET 12のみがオンオフ駆動され、FET14はオフ状態に 維持される。

【0022】従ってこの場合には、FET12のオン期

30

20

10

20

コンデンサ20での充電が行われる。このようなシングル制御により、FET12, 14を交互にオンオフするプッシュプル制御に比べて充電速度が抑えられ、急激な昇圧動作による電池電圧Vpの落ち込みが防がれる。

【0023】このようにして充電がゆっくり行われるうち、充電電圧Vcが上記最終電圧よりも低い所定電圧Vcoに到達した時点、すなわち、充電負荷がかなり軽減されて電池電圧Vpの落ち込みが生じにくくなった時点で、CPU26はシングル制御から上記プッシュプル制御に切換え、メインコンデンサ20への充電速度をアップする。そして、上記最終電圧に達した時点でパルス信号の出力を停止し、充電動作を終了する。

【0024】以上のように、この実施例の回路は、原則として、電池電圧Vpが一定値Vpo未満の場合、すなわち比較的電池電圧Vpの落ち込みが発生しやすい場合には、いわゆるシングル制御を行って両FET12,14の総合オン時間を減らす一方、電池電圧Vpが一定値Vpの以上の場合、すなわち比較的電池電圧Vpの落ち込みが生じにくい場合には、いわゆるプッシュプル制御を行って両FET12,14の総合オン時間を長くするようにしたものであるので、電池電圧Vpが比較的高い状態で充電時間の短縮を図りながら、電池電圧Vpが比較的低いときの該電池電圧Vpの落ち込みを未然に防ぐことができる。

【0025】さらに、上記電池電圧Vpが上記一定値Vpの未満の場合であっても、上記メインコンデンサ20の充電電圧Vcが所定値Vco以上の場合、すなわち充電負荷が比較的軽い状態にある場合には、上記プッシュプル制御を行って両FET12、14の総合オン時間を長く確保するようにしているので、充電時間をより短縮することが可能となっている。

【0027】次に、第2実施例を図5に基づいて説明する。この実施例では、前記第1実施例で示したFET14を省略し、FET12のみをオンオフ駆動するシングル制御を常時実行するとともに、電池電圧Vpが一定値未満の場合には比較的低いデューティ比(例えば33%)のパルス信号をゲートG1に出力し、電池電圧Vpが上記一定値以上の場合には比較的高いデューティ比(例えば50%)のパルス信号をゲートG1に出力するように、CPU26が構成されている。

【0028】このようにデューティ比の設定でFETのオン時間を変化させることにより、シングル制御であっても、電池電圧Vpの落ち込みを防ぎながら充電時間の短縮化を図るという効果を得ることが可能である。

【0029】また、常時FET12,14のプッシュプル制御を行う場合でも、第3実施例として図6に示すように、電池電圧Vpが一定値以上の場合には同図(a)のように各ゲートG1,G2へのパルス信号のデューティ比を大きく設定し、電池電圧Vpが一定値未満の場合には同図(b)のように各ゲートG1,G2へのパルス信号のデューティ比を小さく設定することにより、前記第1実施例及び第2実施例と同様の効果を得ることが可能である。

【0030】また、前記第2実施例及び第3実施例においても、前記第1実施例と同様、充電電圧Vcが比較的高い場合には同電圧Vcが低い場合よりもデューティ比を高めることにより、充電時間をさらに短縮できることは、いうまでもない。この場合、電池電圧Vpが低くかつ充電電圧Vcが高い場合のデューティ比は、電池電圧Vpが高い場合のデューティ比を必ずしも一致していなくても良く、これらの場合のデューティ比を、電池電圧Vp及び充電電圧Vcの双方が低い場合のデューティ比よりも大きく設定しさえすればよい。

#### [0031]

【発明の効果】以上のように本発明は、昇圧トランスの一次コイル側回路にスイッチ素子を設け、このスイッチ素子のオンオフ駆動により上記昇圧トランスの二次コイル側回路に二次電圧を発生させてフラッシュ発光用のメインコンデンサを充電するとともに、電池電圧が一定値未満の場合、すなわち比較的電池電圧の落ち込みが発生しやすい場合には、電池電圧が一定値以上の場合、すなわち比較的電池電圧の落ち込みが生じにくい場合よりも上記スイッチ素子のオン時間を短くするようにしたものであるので、充電時間の短縮を図りながら電池電圧の落ち込みを未然に防ぐことができる効果がある。

【0032】さらに、請求項2記載の回路では、上記電 池電圧が上記一定値未満の場合であっても、上記メイン コンデンサの充電電圧が所定値以上の場合、すなわち充 電負荷が比較的軽い状態にある場合には、充電電圧が上 記所定値未満の場合よりも上記スイッチ素子のオン時間 を長くするようにしているので、さらに充電時間を短縮 できる効果がある。

#### 【図面の簡単な説明】

【図1】本発明の第1実施例におけるフラッシュ充電回 路を示す回路図である。

【図2】上記実施例において各ゲートに出力されるパルス信号を示す波形図である。

【図3】上記実施例における充電電圧の時間変化を示す グラフである。

) 【図4】上記実施例における電池電圧の時間変化を示す

グラフである。

【図 5 】本発明の第 2 実施例におけるフラッシュ充電回 路を示す回路図である。

7

【図6】(a)は本発明の第3実施例において電池電圧が高い場合に各ゲートに出力されるパルス信号の波形図、(b)は同実施例において電池電圧が低い場合に各ゲートに出力されるパルス信号の波形図である。


【図7】従来のフラッシュ充電回路の一例を示す回路図である。

【符号の説明】


\*10 昇圧トランス

- 12, 14 FET
- 16 ダイオードブリッジ回路(整流手段)
- 20 メインコンデンサ
- 22, 24 A/Dコンバータ
- 26 CPU (昇圧制御手段)
- C1 一次コイル側回路
- C 2 二次コイル側回路
- L1 一次コイル
- \*10 L2 二次コイル


【図1】



【図2】




【図7】



【図3】


to


克里电压化()



時間(S)

【図4】





# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

| BLACK BORDERS
| IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
| FADED TEXT OR DRAWING
| BLURRED OR ILLEGIBLE TEXT OR DRAWING
| SKEWED/SLANTED IMAGES
| COLOR OR BLACK AND WHITE PHOTOGRAPHS
| GRAY SCALE DOCUMENTS
| LINES OR MARKS ON ORIGINAL DOCUMENT
| REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.